开发环境： Ubuntu 64 16.04.6
1． 配置GCC编译器 首先使用gcc -v以及g++ -v检查版本号是否高于4.8
sudo apt-get build-dep gcc
sudo apt-get build-dep gcc-c++
完成后使用gcc -v以及g++ -v检查版本及是否成功
RISCV-Tools 安装git sudo apt install git 获取wujian源码 git clone git@github.com:T-head-Semi/wujian100_open.git 获取riscv-tool Link 解压工具链到riscv_toolchain目录下
EDA开发工具 sudo apt-get install iverilog verilator gtkwave 切换工作路径至 wujian100_open/tools 修改setup.csh中的相关软件路径（可用whereis xxx指令查询软件路径）并运行 source setup.csh 可能会有报错：“No command 'setenv' found” 这是因为ubuntu环境下终端模拟器默认为bash，需要将.csh文件中对应的setenv name value更改为export name=value即可。 切换工作路径至../wujian100_open/workdir 运行相应软件 ../tools/run_case -sim_tool iverilog ../case/timer/timer_test.c 此时可能会运行失败，是因为笔者所用ubuntu版本号较低，对应安装的iverilog相应软件版本不够，需手动安装新版 本，或升级ubuntu至18以上的版本。 通过指令卸载掉老版 sudo apt-get –purge remove iverilog 下载10.0以上版本，笔者此处选择10.1，下载地址 下载后解压并进入文件
./configure
make自主配置
sh autoconf.sh
make install
使用iverilog -v查看版本，如下图所示
回到路径../wujianopen_100/workdir再次运行 ../tools/run_case -sim_tool iverilog ../case/timer/timer_test.c 则可见以下界面
*4. Modelsim仿真 对应建立工程，添加对应的文件至工程中，需要注意的是tb, busmnt两个文件的书写中用到的systemverilog相关语法，因此在win的modelsim环境下需要将两个文件的后缀更改为.sv即可 在linux环境对应路径../wujian100_open/workdir中找到test.pat文件，拷贝至modelsim工程下，并将文件tb.sv中的259行指令 $readmemh("inst.pat", temp_mem);中的inst.pat更改为test.pat即可 如下图所示为对应pwm的仿真波形
文章来源：芯片开放社区
文章链接：https://occ.t-head.cn/community/post/detail?spm=a2cl5.14300636.0.0.1b87180fUvXHRt&id=647088496007184384
