英特尔开始发售英特尔Stratix 10 TX FPGA

简介:

英特尔正在发售英特尔 Stratix 10 FPGA 产品家族的所有产品,包括:英特尔 Stratix 10 GX FPGA(带 28G 收发器)、英特尔 Stratix 10 SX FPGA(基于嵌入式四核 ARM* 处理器)、英特尔 Stratix 10 MX FPGA(带 HBM 内存)以及新推出的 Stratix 10 TX FPGA(带 58G 收发器)。英特尔 Stratix 10 FPGA 系列采用了英特尔 14 纳米 FinFET 制程和一流的封装技术,包括 EMIB。

Stratix 10 TX系列英特尔的EMIB技术.jpg

通过将 FPGA 与 58G PAM4 技术相结合,英特尔 Stratix 10 TX FPGA 可提供比传统解决方案高一倍的收发器带宽性能。这种出色的带宽性能使得英特尔 Stratix 10 TX FPGA 成为下一代应用必不可少的连接解决方案,包括光传输网络、网络功能虚拟化 (NFV)、企业网络、云服务提供商等对高带宽要求极为迫切的 5G 网络应用。

英特尔 Stratix 10 TX FPGA 提供多达 144 个收发器通道和 1 到 58 Gbps 的串行数据速率,可有效推动网络、NFV 和光传输解决方案的未来发展。这些强大的性能组合提供了比现有 FPGA 更高的总带宽,让架构师可将传输速度扩展到 100G、200G 和 400G。通过支持双模调制、58G PAM4 和 30G NRZ,该产品让新的基础设施可获得 58G 的数据速率,同时保持与现有网络基础设施的向后兼容。包括 100GE MAC和 FEC 在内的各种硬知识产权 (IP) 内核可提供优化的性能、延迟和功耗特性。

  英特尔可编程解决方案事业部营销副总裁 Reynette Au 表示:“在这个智能、互联的世界中,每天都有数十亿台设备在生成海量数据,这些数据需要利用快速、灵活且可扩展的连接解决方案进行处理。凭借 Stratix 10 TX FPGA,英特尔将继续为架构师提供更高的收发器带宽和硬知识产权,以满足其对于更高速度、更高密度连接的巨大需求。”

相关文章
|
存储 编解码 数据挖掘
英特尔推出新一代Stratix 10 FPGA加速卡:性能提升3倍
去年 10 月,英特尔发布了面向服务器的 FPGA 计算卡 Arria 10,并于今年 4 月宣布其已被部署在主流服务器中。时间仅过去不到一年,我们就看到了 Arria 的继任者。9 月 26 日,这家芯片科技巨头宣布推出 Stratix 10 SX FPGA 的全新可编程加速卡。
772 0
英特尔推出新一代Stratix 10 FPGA加速卡:性能提升3倍
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
534 74
|
12月前
|
机器学习/深度学习 算法 数据安全/隐私保护
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
本项目展示了 LIF(Leaky Integrate-and-Fire)神经元算法的实现与应用,含无水印运行效果预览。基于 Vivado2019.2 开发,完整代码配有中文注释及操作视频。LIF 模型模拟生物神经元特性,通过积分输入信号并判断膜电位是否达阈值产生脉冲,相较于 Hodgkin-Huxley 模型更简化,适合大规模神经网络模拟。核心程序片段示例,助您快速上手。
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
668 69
|
算法 数据安全/隐私保护 异构计算
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
本项目展示了一种基于FPGA的音频水印算法,采用LSB(最低有效位)技术实现版权保护与数据追踪功能。使用Vivado2019.2和Matlab2022a开发,完整代码含中文注释及操作视频。算法通过修改音频采样点的最低有效位嵌入水印,人耳难以察觉变化。然而,面对滤波或压缩等攻击时,水印提取可能受影响。该项目运行效果无水印干扰,适合实时应用场景,核心逻辑简单高效,时间复杂度低。
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
259 0
|
编解码 算法 数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1,Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码,适用于音频等低频信号处理。硬件结构包括编码器(采样器、减法器、比较器)和解码器(解码器、积分器)。

热门文章

最新文章