FPGA设计——VGA显示

简介:

1. VGA概述

VGA(Video Graphics Array)是IBM在1987年推出的一种视频传输,具有分辨率高、显示速率快、颜色丰富等优点,在彩色显示器领域得到了广泛的应用。不支持热插拔,不支持音频传输。


2. VGA时序

下面以640*480@60Hz为例说明VGA时序和FPGA设计,其他分辨率和帧率的可参考VESA中查找。

wKioL1e66YyRSGBOAACyyiQ3xKY412.jpg

计算像素时钟pclk = 800*525*60 = 25200000,注意这里的HSYNC和VSYNC都是低电平有效,且HSYNC在数据行无效区域也要提供。


3. VGA电路图

电路以ADV7123为例:

wKiom1e6672B_aWKAACkBv0baRk499.jpg


4. FPGA逻辑代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
//------------Video Test---------------
 
parameter IMG_HDISP   =16'd640;
parameter IMG_VDISP = 16'd480;
 
wire pclk;
assign pclk = clk_25m;
 
//VIDEO input
reg [15:0] vcnt;
reg [11:0] hcnt;
reg vsync;
reg hsync;
reg [7:0] data;
reg data_valid;
 
always @(posedge pclk)
    if (hcnt>=(IMG_HDISP+159))
       hcnt <= 0;
    else
       hcnt <= hcnt + 1'b1;
    
always @(posedge pclk)
    if (hcnt>=(IMG_HDISP+159))
       if (vcnt>=(IMG_VDISP+44))
          vcnt <= 0;
       else
          vcnt <= vcnt + 1'b1;
    else
       vcnt <= vcnt;
 
always @(posedge pclk)
    if ((hcnt>=IMG_HDISP+16) & (hcnt<(IMG_HDISP+96))) // & (vcnt>=0) & (vcnt<(IMG_VDISP)))
       hsync <= 1'b1;
    else
       hsync <= 1'b0;      
 
always @(posedge pclk)
    if (vcnt>=(IMG_VDISP+9) & vcnt<(IMG_VDISP+11))
       vsync <= 1'b1;
    else
       vsync <= 1'b0;
 
always @(posedge pclk)
    if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=0) & (vcnt<(IMG_VDISP)))
       data_valid <= 1'b1;
    else
       data_valid <= 1'b0;      
       
always @(posedge pclk)
    if (vsync)
       data <= 0;
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=0) & (vcnt<(IMG_VDISP/4)))
//      data <= data + 1'b1;
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'h00;
       else
          data <= 8'hff;   
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=(IMG_VDISP/4)) & (vcnt<(2*IMG_VDISP/4)))
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'hff;
       else
          data <= 8'h00;      
//      data <= data + 1'b1;
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=(2*IMG_VDISP/4)) & (vcnt<(3*IMG_VDISP/4)))
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'h00;
       else
          data <= 8'hff;   
//      data <= data + 1'b1;
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=(3*IMG_VDISP/4)) & (vcnt<(IMG_VDISP)))
//      data <= data + 1'b1;
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'hff;
       else
          data <= 8'h00;   
    else
       data <= 0;
       
assign lcd_vs = ~vsync;
assign lcd_hs = ~hsync;
assign vga_red    = data;
assign vga_green  = data;
assign vga_blue   = data;
 
assign lcd_dclk = clk_25m;
assign lcd_blank = 1'b1;
assign lcd_sync  = 1'b0;
 
wire [7:0] vga_red;
wire [7:0] vga_green;
wire [7:0] vga_blue;
 
assign lcd_red[9:2] = vga_red;
assign lcd_green[9:2] = vga_green;
assign lcd_blue[9:2] = vga_blue;


5.演示结果

下图为方格显示效果:

wKioL1e67OLjjfg3AADxK1Q5LB4233.jpg


本文转自 shugenyin 51CTO博客,原文链接:http://blog.51cto.com/shugenyin/1841223


相关文章
|
异构计算
|
编解码 .NET C语言
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十六:VGA模块
实验二十六:VGA模块 VGA这家伙也算孽缘之一,从《建模篇》那时候开始便一路缠着笔者。《建模篇》之际,学习主要针对像素,帧,颜色等VGA的简单概念。《时序篇》之际,笔者便开始摸索VGA的时序。《整合篇》之际,笔者尝试控制VGA的时序。
1237 0
|
8月前
|
机器学习/深度学习 算法 数据安全/隐私保护
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
本项目展示了 LIF(Leaky Integrate-and-Fire)神经元算法的实现与应用,含无水印运行效果预览。基于 Vivado2019.2 开发,完整代码配有中文注释及操作视频。LIF 模型模拟生物神经元特性,通过积分输入信号并判断膜电位是否达阈值产生脉冲,相较于 Hodgkin-Huxley 模型更简化,适合大规模神经网络模拟。核心程序片段示例,助您快速上手。
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
396 74
|
9月前
|
算法 数据安全/隐私保护 异构计算
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
本项目展示了一种基于FPGA的音频水印算法,采用LSB(最低有效位)技术实现版权保护与数据追踪功能。使用Vivado2019.2和Matlab2022a开发,完整代码含中文注释及操作视频。算法通过修改音频采样点的最低有效位嵌入水印,人耳难以察觉变化。然而,面对滤波或压缩等攻击时,水印提取可能受影响。该项目运行效果无水印干扰,适合实时应用场景,核心逻辑简单高效,时间复杂度低。
|
9月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
177 0
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
520 69
|
9月前
|
编解码 算法 数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1,Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码,适用于音频等低频信号处理。硬件结构包括编码器(采样器、减法器、比较器)和解码器(解码器、积分器)。

热门文章

最新文章