SOM-XQ6657Z45工业级核心板DSP+ARM+FPGA C6657 ZYNQ7035/45

简介: 一款基于TI KeyStone 架构C6000 系列TMS320C6657 双核C66x定点/浮点DSP以及Xilinx Zynq-7000 系列XC7Z035/045 SoC 处理器设计的工业级核心板。

DSP+Zynq工业级核心板(DSP+ARM+FPGA)

1、核心板简介
Xines广州星嵌电子研制的SOM-XQ6657Z45是一款基于TI KeyStone 架构C6000 系列TMS320C6657 双核C66x定点/浮点DSP以及Xilinx Zynq-7000 系列XC7Z035/045 SoC 处理器设计的工业级核心板。
DSP处理器采用TMS320C6657,双核C66x定点/浮点DSP,每核心主频可高达1.25GHz。
Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ,28nm可编程逻辑资源。
核心板在内部通过SPI、EMIF16、uPP、SRIO 通信接口将DSP 与Zynq 结合在一起,组成DSP+Zynq 架构,实现了需求独特、灵活、功能强大的DSP+Zynq 高速数据采集处理系统。
SOM-XQ6657Z45 核心板引出DSP 及Zynq 全部资源信号引脚,二次开发极其容易,客户只需要专注上层运用,降低了开发难度和时间成本,让产品快速上市,及时抢占市场先机。
广州星嵌电子不仅提供丰富的Demo 程序,还提供DSP 核间通信、DSP 与Zynq 间通讯开发教程以及技术支持,协助客户进行底板设计和调试以及多核软件开发。
用户使用核心板进行二次开发时,仅需专注上层应用,降低了开发难度和时间成本,
可快速进行产品方案评估与技术预研。
核心板稳定可靠,可满足各种工业应用环境。适用于便携式应急指挥系统、无人机监控及航测巡检、灾难指挥地理信息系统、雷达声纳、视频通信系统、电力采集、光缆普查仪、医用仪器、人脸识别技术和机器视觉等高速数据采集和处理领域。

xines.png

微信图片_20220803111836.png

2 典型应用领域
 测试测量
 运动控制
 智能电力
 通信探测
 目标追踪
视觉处理
软件无线电

3 软硬件参数

3.1 硬件参数
表1
DSP 处理器型号TI TMS320C6657,2核C66x,主频1.25GHz
Zynq Xilinx XC7Z035/XC7Z045-2FFG676I
2x ARM Cortex-A9,主频 800MHz(-2)/1GHz(-3),2.5DMIPS/MHz
1x Kintex-7 架构可编程逻辑资源
FLASH Zynq PL端:64MBytes SPI FLASH

DSP端:32MBytes SPI FLASH

RAM PS端:32bit DDR 总线,1GByte DDR3
DSP端:32bit DDR 总线,1GByte DDR3
EEPROM DSP端:1Mbits
温度传感器 DSP端:TMP102AIDRLT
OSC PS端:33.33MHz
CDCM6208 DSP端:100MHz CORECLK、100MHz DDRCLK和250MHz SRIOSGMIICLK
Zynq PL端:100MHz SYSCLK、100MHz MGTREFCLK1_111、100MHz MGTREFCLK0_112和125MHz MGTREFCLK0_111
B2B输出:100MHz EXTCLK
B2B Connector 1x 300pin 公座 B2B 连接器,1x 180pin 公座 B2B 连接器,1x 40pin 公座 B2B 连接器,共 520pin,间距 0.5mm,合高5.0mm
LED 1x 电源指示灯

1x DSP 端用户可编程指示灯
1x PS 端用户可编程指示灯
1x PL 端 DONE 指示灯

PHY USB PHY

10/100/1000M Ethernet PHY

GPIO 1x GPIO, 单端(6 个)+ 差分对(72对),或 150 个单端GPIO

技术服务
(1) 协助底板设计和测试,减少硬件设计失误;
(2) 协助解决按照用户手册操作出现的异常问题;
(3) 协助产品故障判定;
(4) 协助正确编译与运行所提供的源代码;
(5) 协助进行产品二次开发;
(6) 提供长期的售后服务。

增值服务
(1) 主板定制设计;
(2) 核心板定制设计;
(3) 嵌入式软件开发;
(4) 项目合作开发;
(5) 技术培训;

相关文章
|
1月前
|
机器学习/深度学习 弹性计算 编解码
阿里云服务器计算架构X86/ARM/GPU/FPGA/ASIC/裸金属/超级计算集群有啥区别?
阿里云服务器ECS提供了多种计算架构,包括X86、ARM、GPU/FPGA/ASIC、弹性裸金属服务器及超级计算集群。X86架构常见且通用,适合大多数应用场景;ARM架构具备低功耗优势,适用于长期运行环境;GPU/FPGA/ASIC则针对深度学习、科学计算、视频处理等高性能需求;弹性裸金属服务器与超级计算集群则分别提供物理机级别的性能和高速RDMA互联,满足高性能计算和大规模训练需求。
|
6月前
|
存储 机器学习/深度学习 并行计算
阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、高性能计算架构区别
在我们选购阿里云服务器的时候,云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选,有的用户并不清楚他们之间有何区别,本文主要简单介绍下不同类型的云服务器有何不同,主要特点及适用场景有哪些。
阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、高性能计算架构区别
STM32CubeIDE移植ARM DSP库
STM32CubeIDE移植ARM DSP库
|
存储 数据采集 Linux
基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统
Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统方案:前端由FPGA采集数据,通过uPP或EMIF总线传输至DSP;数据被DSP处理之后,被送往ARM,用于应用界面开发、网络转发、SATA硬盘存储等应用;OMAP-L138的DSP或者ARM根据处理结果,将得到的逻辑控制命令送往FPGA,由FPGA控制板载DA实现逻辑输出。
|
测试技术 异构计算
Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA
基于广州星嵌TI OMAP-L138(浮点DSP C6748+ARM9) +Xilinx Spartan-6 FPGA工业核心板
|
6月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
159 7
|
6月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
192 2
|
6月前
|
编解码 算法 异构计算
基于FPGA的NC图像质量评估verilog实现,包含testbench和MATLAB辅助验证程序
在Vivado 2019.2和Matlab 2022a中测试的图像质量评估算法展示了效果。该算法基于NC指标,衡量图像与原始图像的相似度,关注分辨率、色彩深度和失真。提供的Verilog代码段用于读取并比较两个BMP文件,计算NC值。
|
6月前
|
算法 异构计算
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
该内容包括三部分:1) 展示了Vivado 2019.2和Matlab中关于某种算法的仿真结果图像,可能与太阳能光伏系统的最大功率点跟踪(MPPT)相关。2) 简述了MPPT中的爬山法原理,通过调整光伏电池工作点以找到最大功率输出。3) 提供了一个Verilog程序模块`MPPT_test_tops`,用于测试MPPT算法,其中包含`UI_test`和`MPPT_module_U`两个子模块,处理光伏电流和电压信号。
68 1
|
4月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
99 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块