二、复合逻辑门

1. 与非逻辑（ NAND ）

或非逻辑（ NOR ）

异或逻辑（ XOR ）

4. 同或逻辑

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-HRUoAvpw-1640317218837)(pictures/%E6%88%AA%E5%B1%8F2021-12-23%2023.20.38.png)]

三、三态输出与非门电路

基本运算

1. 基本运算定律

2. 基本运算规则

逻辑表达式

1. 逻辑函数表示形式的转换

2. 逻辑函数的化简

①代数化简法

②卡诺图化简法

知识点：

高位写在前

偶数个则平分

奇数个则高位的那一组比低位的那一组少一个

注意相邻位只改变一个数字（00，01，11，10这样，千万不要把11和10顺序写反了）

最小项：标准与或表达式是一种特殊的与或表达式，其 中的每个与项都包含了所有相关的逻辑变量， 每个变量以原变量或反变量出现一次且仅出现 一次，这样的与项称为标准与项，又称最小项。

图片说明：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-GlS54TPn-1640317218842)(pictures/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5LiN55-l6YGT5oCO5LmI6LCI5oGL54ix,size_20,color_FFFFFF,t_70,g_se,x_16-20211224102939548.jpeg)]

化简步骤和原则：

步骤：

将原始函数用卡诺图表示

根据最小项合并规律画卡诺圈，圈住全部“1”方格

将上述全部卡诺圈的结果，“或”起来即得化简后的新函数；

由逻辑门电路，组成逻辑电路图

原则：

所画的圈必须包含所有的1

每个圈中包含2n个1，且至少有一个1是新的

任一圈中都不能包含取值为0的方格；

圈的个数越少越好，圈越大越好

图片说明（打钩的要格外注意）：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-i9FNflPs-1640317218843)(pictures/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5LiN55-l6YGT5oCO5LmI6LCI5oGL54ix,size_20,color_FFFFFF,t_70,g_se,x_16.jpeg)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-uP1erVC7-1640317218843)(pictures/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5LiN55-l6YGT5oCO5LmI6LCI5oGL54ix,size_20,color_FFFFFF,t_70,g_se,x_16-20211224102939538.jpeg)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Nt7ItdhE-1640317218843)(pictures/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5LiN55-l6YGT5oCO5LmI6LCI5oGL54ix,size_20,color_FFFFFF,t_70,g_se,x_16-20211224102939566.jpeg)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ouOyu9KW-1640317218844)(pictures/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5LiN55-l6YGT5oCO5LmI6LCI5oGL54ix,size_20,color_FFFFFF,t_70,g_se,x_16-20211224102939542.jpeg)]

编码器和译码器

1. 编码器

编码：赋予选定的一系列二进制代码以固定的含义。

定义： 将若干个 0 和 1 按一定规律编排成特定含义的代码称 为编码。完成编码工作的电路称为编码器。

2. 译码器

• 译码器是编码的逆过程，将输入信号的原意翻译出来。
• 译码器的输入：n位二进制代码
• 译码器的输出：2ⁿ 个高低电平信号

3. 数字显示译码器

4. 数据分配器

74LS138

74LS151

四选一数据选择器扩为八选一数据选择器

例题

触发器

1. 同步RS触发器

2. 边沿JK触发器

3. 边沿D触发器

• 若只取JK触发器输入信号J≠K，且J=D，就 构成D触发器。
• 特性方程：Qⁿ⁺¹=D

JK触发器转换为D触发器

4. T触发器

T’触发器: 计数型触发器。 来一个脉冲翻转一次。

JK触发器转换为T触发器

时序逻辑电路

一、 寄存器

1. 数码寄存器

2. 移位寄存器

二、计数器

1. 同步二进制计数器

同步时序逻辑电路设计

结语

感谢丁洁老师的教导，学在信通，成在将来。

希望同学们期末能够考出自己满意的好成绩

笔者：孙成 20级智能科学与技术

海南大学海甸校区13号宿舍楼

2021年12月24日初步结稿