1、SystemC是什么？
VHDL、Verilog/SystemVerilog、SystemC是现代集成电路的基本设计语言，是主流硬件描述语言仿真软件如ModelSim、VCS等所并列支持的仿真器自然语言。其中VHDL是第一种基本设计语言，Verilog和基于它发展起来的SystemVerilog是第二种基本设计语言，而SystemC是第三种基本设计语言。
SystemC不是一门新语言，而是基于C++开发的library，本质是在C++基础上添加了硬件扩展库和仿真核，这使得SystemC可以建模不同抽象级别的包括软件和硬件的复杂电子系统，它既可以描述纯功能模型和系统体系结构，也可以描述软硬件的具体实现。
2、SystemC作用？
在FPGA原型出来以前，通过开发抽象的SystemC模型（TLM模型），为软硬件提供可验证的平台，加快软硬件的版本迭代，为芯片产品尽快面市。
3、SystemC的架构
SystemC核心系统包括核心库和数据类型库，分别定义了支持硬件描述的基本语法和名字空间，在此之上，定义了基本通道类型以支持更加复杂的仿真。此外还定义了方法学库（如Master/Slave库）和层次库（如验证库）以方便用户进行系统级建模和验证。
【参考】
网上资料
