观海微电子----LVDS接口

简介: LVDS(低电压差分信号)是TTL接口的升级版,采用低压差分技术实现高速、低功耗、低干扰的数据传输,广泛应用于高清显示屏。支持单/双路6bit或8bit模式,通过串行传输提升信号完整性,适用于高分辨率显示需求。

LVDS(Low Voltage Differential Signaling,即低电压差分信号)

常见于高清分辨率的屏幕,是TTL接口的升级版,LVDS接口是在TTL的技术上编码而成,使用低压差分信号来进行传输。      

这种技术的核心是采用极低的电压摆幅高速差动传输数据,从而有以下

特点:      低功耗---低误码率---低串扰---低抖动---低辐射  良好的信号完整性

TTL信号是TFT-LCD能直接识别的标准信号,接口一般是软排线直连屏幕,信号线至少有22根,RGB分别从0-5(R0~R5、G0~G5、B0~B5)、行场同步信号(HS、VS)以及时钟CLK信号

因为TTL信号屏线数量多,电平较高,有3V左右,缺点就是传输功耗大、信号很容易衰减,另一个就是电磁干扰大,所以现在慢慢已经被淘汰掉了,现在还会用在一些小尺寸低分辨率的工业屏上。

LVDS传输信号为平衡传输信号,TTL传输信号为非平衡传输信号;

LVDS传输信号为电流驱动信号,TTL传输信号为电压驱动信号;

LVDS接口终端匹配电阻标准规定为100Ω,由于恒流源为3.5mA,则摆动电平幅度为 -350mV~350mV。由于偏置电压为1.2V,则差分信号的电压范围为850mV~1550mV。

LVDS 信号传输由三部分组成:差分信号发送器,差分信号互联器,差分信号接收器。      

发送器:将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。      

接收器:将平衡传输的LVDS 信号转换成非平衡传输TTL 信号,很高的输入阻抗。      

互联器:包括联接线(电缆或者PCB 走线),终端匹配电阻。按照IEEE 规定 ,电阻为100 欧。我们通常选择为100 ,120 欧。

接口分类

单路6位LVDS:采用单路方式传输,每个基色采用6位数据,共18位RGB数据;

双路6位LVDS:采用双路方式传输,每个基色采用6位数据,奇路数据为18位,偶路                               数据为18位,共36位RGB数据;

单路8位LVDS:采用单路方式传输,每个基色采用8位数据,共24位RGB数据;

双路8位LVDS:采用双路方式传输,每个基色采用8位数据,奇路数据为24位,偶路                               数据为24位,共48位RGB数据;

LVDS发送芯片将以并行方式输入的TTL电平RGB数据信号转换成串行之LVDS信号后,直接送往液晶面板侧之LVDS接收芯片。

四通道LVDS发送芯片:包含三个数据信号(其中包括RGB、数据使能、行同步、场同步信号)通道和一个时钟发送通道;  

主要用于驱动6bit液晶面板,可以构成单路或者奇偶双路6bitLVDS接口电路。

五通道LVDS发送芯片:包含四个数据信号(其中包括RGB、数据使能、行同步、场同步信号)通道和一个时钟发 送通道;

主要用于驱动8bit液晶面板,可以构成单路或者奇偶双路8bit LVDS接口电路。

十通道LVDS发送芯片:包含八个数据信号(其中包括RGB、数据使能、行同步、场同步信号)通道和两个时钟发送通道;

主要用于驱动8bit液晶面板,用来构成奇偶双路8bitLVDS接口电路。

LVDS发送芯片在一个时钟脉冲周期内,每个数据通道都输出7bit的串行数据信号,而不 是常见的8bit数据,如下图所示:

以8bit RGB显示屏接口为例,每个显示周期需要传输8bit的R信号,8bit的G 信号,8bit 的B信号,及VS,HS,DE信号,总共为27 BIT。而每对LVDS信号线在一个TX周期里只能传输7BIT数据,所以需要4 对数据线,外加一对时钟线。

LVDS并串转换如下图所示:

上图每组差分线称为一个pair,四组数据线加一组时钟线称为一个channel;

LVDS发送器总是将一个像素数据映射到一个channel的一个发送周期中。

如果是6BIT 显示屏,则并行数据有21位(18位RGB加3位控制信号),因此LVDS 接口每个Channel只需要 3对数据线和一对时钟线。

如果是8BIT 显示屏,则并行数据有27位(24位RGB加3位控制信号),因此LVDS 接口每个Channel只需要 4对数据线和一对时钟线。

如果是10BIT 显示屏,则并行数据有33位(30位RGB 加3位控制信号),因此LVDS 接口每个Channel需要 5对数据线和一对时钟线。  

LVDS的时钟一般为20MHz~85MHz,因此输出像素时钟低于85MHz的信号,只需要一个channel就可以。而对于输出像素时钟高于85MHz的,比如1080p@60Hz的输出,像素显示时钟为148.5MHz,就需要将输出像素按照顺序分为奇像素偶像素用两个channel传输;对于更高的1080p@120Hz,则需要四个channel分配。

LVDS接口电路中,将像素的并行数据转换为串行数据的格式主要有两种标准: VESA和JEIDA

LVDS发送芯片输出信号的格式:即LVDS发送芯片输入的RGB数据,以及行同步信号HS、场同步信号VS、有效显示数据使能信号DE在各个输出通道中数据位的排列顺序。 由于几个大的LYDS芯片生产厂家制定了不同的标准,因此,存在着几种不同的LVDS发送芯片数据输出格式;

单路 6BIT LVDS输出

双路6BIT LVDS输出

单路8bit LVDS发送芯片数据输出格式:单路8bit LVDS发送电路使用五通道LVDS发送芯片,输出信号格式有多种,下面只介绍其中的两种。

双路8bit LVDS发送芯片数据输出格式:双路8bit LVDS发送电路使用两片五通道LVDS发送芯片或一片十通道LVDS发送芯片。

相关文章
|
8天前
|
缓存 前端开发 芯片
南京观海微电子---AXI总线技术简介——ZYNQ PS和PL的互联技术
AXI是Xilinx ZYNQ系列中实现ARM与FPGA高速通信的核心协议,支持Lite、4和Stream三种总线,分别适用于控制、批量传输和数据流场景。通过AXI Interconnect实现多设备互联,结合DMA等IP核,可高效完成数据交互,广泛应用于嵌入式系统开发。
南京观海微电子---AXI总线技术简介——ZYNQ PS和PL的互联技术
|
监控 算法 Linux
使用 Rsync 实现远程同步,以及实时同步
Rsync 全称为:Remote Sync(远程同步),是一款开源的快速备份工具,可以在不同主机间镜像同步整个目录树,支持增量备份,保持链接和权限,采用优化的同步算法,传输前执行压缩,适用于异地备份,镜像服务器等应用(Linux 系统默认安装)
1886 0
使用 Rsync 实现远程同步,以及实时同步
|
6月前
|
人工智能 前端开发 数据可视化
开发者为什么要选择低代码平台?附低代码工具选型与实施指南
本文为开发者详解低代码平台的选择与实施,涵盖选型要点、主流工具推荐及策略指导。首先分析为何选择低代码平台,适合需求多变、时间紧张或预算有限的项目。接着从业务、技术、用户三大需求维度,结合功能灵活性、可扩展性等5大评估点,提供科学选型方法。盘点了织信Informat、OutSystems等十大热门平台,满足不同场景需求。实施阶段强调培训、渐进部署与数据治理,同时提醒避免过度依赖供应商、忽视体验等常见陷阱。助开发者高效低成本达成目标。
|
Java Android开发
Android系统 修改无源码普通应用为默认Launcher和隐藏Settings中应用信息图标
Android系统 修改无源码普通应用为默认Launcher和隐藏Settings中应用信息图标
2370 0
|
11月前
|
安全 数据安全/隐私保护
DzzOffice:太完美啦,开源免费Word、Exce、PPT,多人同时协作,最主要还有免费的网盘,将这个项目集成到你的产品里面,项目立刻拥有整套offce解决方案
嗨,大家好,我是小华同学。DzzOffice是一个免费开源的企业协同办公平台,适合中小型企业及团队使用,功能涵盖网盘、文档、表格、演示文稿等,支持企业微信和钉钉移动办公,保障数据私有部署安全。 关注我们,获取更多优质开源项目和高效工作学习方法。
1828 5
|
机器学习/深度学习 人工智能 并行计算
【人工智能】CPU、GPU与TPU:人工智能领域的核心处理器概述
在人工智能和计算技术的快速发展中,CPU(中央处理器)、GPU(图形处理器)和TPU(张量处理器)作为核心处理器,各自扮演着不可或缺的角色。它们不仅在性能上各有千秋,还在不同的应用场景中发挥着重要作用
1247 2
|
安全 应用服务中间件 Go
如何在 HTML 中添加 CSP 策略
内容安全策略(CSP)是一种安全机制,用于防止跨站脚本攻击等安全问题。本文将介绍如何在 HTML 中添加 CSP 策略,以提高网站的安全性。
|
前端开发
el-form-item label中的字体样式设置格式
这篇文章介绍了如何在Element UI的`el-form-item`组件中自定义`label`标签的样式,通过使用`slot`属性和内联CSS来改变字体颜色和加粗显示。
el-form-item label中的字体样式设置格式
|
Android开发
Android Mediatek USB 核心驱动中增加设备 PID/VID 检查
Android Mediatek USB 核心驱动中增加设备 PID/VID 检查
479 0