趋肤效应—铜箔粗糙度

简介: 趋肤效应—铜箔粗糙度

趋肤效应(集肤效应)skin effect:


高频电流流过导体时,电流会趋向于导体表面分布,越接近导体表面电流密度越大。

导体内部实际上电流较小。结果使导体的电阻增加,使它的损耗功率也增加。

导线通有高频交变电流时,有效截面的减少可以用穿透深度来表示。

640.jpg


穿透深度的意义是:由于趋肤效应,交变电流沿导线表面开始能达到的径向深度,计算公式为

640.jpg

640.jpg


从上面公式可知:


趋肤深度与频率、电导率的开方成反比,也就是说频率、电导率越高,趋肤深度越小。趋肤效应的一些影响:

A:导致导线的等效电阻增大,损耗增大。相同截面积,表面积越大,等效电阻越小。


应用:


利用相互绝缘的多根细导线代替单根实心导线,可以改善降低导线的等效电阻。

材料表面镀银或镀金,降低表面电阻,可以改善导线的等效电阻。

实心导线改用空心导线,导电效果基本一样,可以节省材料。

 

从上面表格可知:


对于 50Hz 的工频交流电,导体为铜,其趋肤深度约8mm,这样对于厚度大于 16的铜线,其中心处电流密度非常小,因此用于传输工频电流的铜线厚度一般小于12mm。

 

铜箔:

分电解铜箔(ED 铜)和压延铜箔(THE 铜)。

铜箔有一面光滑,称为光面(Drum Side,另一面是粗糙的结晶面,称为毛面(Matte Side)。毛面是印制电路的电路表面,毛面是与 PCB 基材结合的面。

640.jpg

 

电解铜箔:


常规铜箔(STD),反转铜箔(RTF),低/超低表面粗糙度铜箔(VLP/HVLP

通过扫描电镜和金相显微镜可看出 STDRTF HVLP 铜箔(厚 0.5oz)的表面形貌:

STD 铜箔毛面粗糙度(Rz)约为 5um,光面(RA)粗糙度 3um

RTF 铜箔毛面、光面粗糙度约3um;

HVLP铜箔光面、毛面粗糙度均在2um 以内。

从上面的公式计算可知:当频率达到 1GHz 时,其信号在导线表面的传输厚度仅为 2.1um,如果导体是 STD,信号仅在粗糙度的厚度范围传输,将导致很严重的反射问题,并导致信号传输路径变长,损耗增加。

 

传输线损耗主要包括介质损耗和导体损耗两个部分。


介质损耗:绝缘材料在电场作用下,由于介质电导和介质极化的滞后效应,在其内部引起的能量损耗。这主要与PCB介质的损耗因子有关。

导体损耗:导体不理想,存在电阻,在电流通过时发热而引起的损耗,这主要与PCB导体的趋肤效应、粗糙度和导电率(电阻率)有关系。


推荐阅读:

PCB 板材基础 01

相关文章
|
流计算
PCB过孔的载流能力计算
PCB过孔的载流能力计算
229 0
|
数据格式 流计算
【UCIe】UCIe 协议层介绍
【UCIe】UCIe 协议层介绍
1212 0
【UCIe】UCIe 协议层介绍
|
数据格式 流计算
【UCIe】UCIe 支持的协议及操作模式
【UCIe】UCIe 支持的协议及操作模式
1894 1
【UCIe】UCIe 支持的协议及操作模式
|
存储 编解码 测试技术
【硬件篇之电源纹波噪声测试】
【硬件篇之电源纹波噪声测试】
635 1
【硬件篇之电源纹波噪声测试】
|
架构师 程序员 开发者
关于技术能力的思考和总结
要解释清楚什么是技术能力还得看透技术能力的本质,从源头上来做剖析。本文将挑选几个程序员日常的工作问题来做个剖析比对,从我们的日常感观中来辨识下哪些是有技术能力的做法,哪些是没啥技术能力的做法。
关于技术能力的思考和总结
|
芯片 异构计算 内存技术
FPGA - DDR IP配置
FPGA - DDR IP配置
245 0
FPGA - DDR IP配置
|
运维 架构师 Devops
什么是好的技术氛围?
无论哪个行业无论工作多久,每个人都希望自己所处的环境有一个好的氛围,工程师们会希望自己公司有一个好的技术氛围。什么才是好的技术氛围呢?好的技术氛围有什么现象?打造好的技术氛围,又需要做什么工作呢?
383 0
什么是好的技术氛围?
|
传感器 定位技术 数据安全/隐私保护
如何看懂常用原理图符号、如何阅读原理图
如何看懂常用原理图符号、如何阅读原理图
如何看懂常用原理图符号、如何阅读原理图
|
前端开发
DC/DC模块的电源纹波的测量
  事实上,纹波就是一个直流电压中的交流成分。直流电压本来应该是一个固定的值,但是很多时候它是通过交流电压整流、滤波后得来的,由于滤波不干净,就会有剩余的交流成分,即便如此,就是用电池供电也因负载的波动而产生波纹。
1677 0