如何用晶体管构建异或门

简介: 。XOR ,异或的缩写,它是一种逻辑运算,当高电平输入的数量为奇数时,产生高电平输出;当低电平输入的数量为偶数时,产生低电平输出。这种独特的特性使异或门成为各种应用中的重要组成部分,从简单的二进制算术到复杂的数据加密算法。在本文中,我们将探讨异或门的内部工作原理,包括其真值表、逻辑符号表示、电路图以及使用晶体管的实际构造。

在数字电子和逻辑电路的广阔世界中,异或门是一个基本构建块,在信息处理中发挥着至关重要的作用。XOR ,异或的缩写,它是一种逻辑运算,当高电平输入的数量为奇数时,产生高电平输出;当低电平输入的数量为偶数时,产生低电平输出。这种独特的特性使异或门成为各种应用中的重要组成部分,从简单的二进制算术到复杂的数据加密算法。

在本文中,我们将探讨异或门的内部工作原理,包括其真值表、逻辑符号表示、电路图以及使用晶体管的实际构造。

什么是异或逻辑门?

异或门也称为异或门。电子异或门执行数字逻辑异或功能。此函数通常类似于标准 OR 函数,但有一个关键区别。对于 OR 和 XOR,当两个输入中的任何一个输入为高电平时,输出为高电平,当两个输入都为低电平时,输出为低电平。

然而,当两个输入均设置为高状态时,标准OR电路将产生高输出信号,而XOR电路将产生低输出信号。这种基本行为被称为异或门。在最简单的异或门设计中,只需要 5 个晶体管。

Imag.png

异或门真值表

输入

输出

A

B

0

0

0

0

1

1

1

0

1

1

1

0


该门的布尔表达式为

Y = (A ⊕ B)

输出

(A ⊕ B) = AB + AB

上面的真值表清楚地表明,只有当异或门的两个输入端子处于彼此不同的逻辑电平时,异或门的输出才会变为“高”。如果这两个输入 A 和 B 均处于逻辑电平“ 1 ”或均处于逻辑电平“ 0 ”,则输出为“ 0 ”。


异或门逻辑图

Imag.png

从上面的逻辑图中可以看出,异或门是通过组合三种不同类型的逻辑门( 或门、与非门和 与门)来构建的 ,以产生所需的结果。

构建异或门所需的组件

因此,只需很少的元件,我们就可以构建一个异或门电路。

  • 2N2222 (NPN) 晶体管 x5
  • 10kΩ电阻x3
  • 220Ω电阻x3
  • 按钮 x2
  • 面包板 x1
  • 9V电池×1
  • LED 和连接线

使用晶体管的异或门电路图

下面的电路图说明了使用5 个 NPN 晶体管的异或门。这里,I 1I 2代表两个输入,O 1代表输出。

Imag.png

图为使用5个晶体管的简单异或门电路。在布局中,输入 A 和 B 均连接至 9V 电源。不同颜色的连接线有助于查看连接。如果电线的放置有任何歧义,可以参考电路图。

门设计是左侧两个晶体管的与非门,中间晶体管的开关,最后两个晶体管的或门。

Imag.png

检查照片中显示的配置后,很明显,最右侧电阻器产生的电流至少无法到达地面,导致 LED 保持关闭状态。其背后的原因在于,左侧第一个电阻产生的所有电流都流向第一地。因此,由于进入第三晶体管基极的电压不足,开关保持在断开位置。

如果一个输入被激活,电流就有能力从最右边的晶体管流到第二个地。最后,当两个输入均被停用时,输出保持关闭状态,因为电流无法进入或门晶体管的基极。这种配置可防止电流从最右侧的电阻器流向第二个接地端。

应用领域

从密码学的深度到错误检测领域,异或门被证明是不可或缺的盟友。它具有执行按位运算的能力,可以进行二进制加法和减法,确保数据完整性,甚至生成奇偶校验。该门的多功能性和优雅性巩固了其在无数数字系统中的作用,为塑造现代世界的技术进步铺平了道路。


注:本文有IC先生网www.mrchip.cn编辑整理发布,请勿转载,谢谢!

相关文章
|
1月前
|
人工智能 vr&ar
嵌入式AI控制单元整体设计思路
【8月更文挑战第3天】嵌入式AI控制单元整体设计思路。
44 11
|
2月前
|
数据采集 传感器 算法
LabVIEW硬件与仿真双模式设计液压系统
LabVIEW硬件与仿真双模式设计液压系统
29 0
|
4月前
|
移动开发 监控 Android开发
构建高效Android应用:从内存优化到电池寿命代码之美:从功能实现到艺术创作
【5月更文挑战第28天】 在移动开发领域,特别是针对Android系统,性能优化始终是关键议题之一。本文深入探讨了如何通过细致的内存管理和电池使用策略,提升Android应用的运行效率和用户体验。文章不仅涵盖了现代Android设备上常见的内存泄漏问题,还提出了有效的解决方案,包括代码级优化和使用工具进行诊断。同时,文中也详细阐述了如何通过减少不必要的后台服务、合理管理设备唤醒锁以及优化网络调用等手段延长应用的电池续航时间。这些方法和技术旨在帮助开发者构建更加健壮、高效的Android应用程序。
|
4月前
|
芯片 数据格式 异构计算
LabVIEW开发虚拟与现实融合的数字电子技术渐进式实验系统
LabVIEW开发虚拟与现实融合的数字电子技术渐进式实验系统
41 1
|
10月前
|
算法 数据可视化 前端开发
第三代软件开发-全新波形抓取算法
欢迎来到我们的 QML & C++ 项目!这个项目结合了 QML(Qt Meta-Object Language)和 C++ 的强大功能,旨在开发出色的用户界面和高性能的后端逻辑。 在项目中,我们利用 QML 的声明式语法和可视化设计能力创建出现代化的用户界面。通过直观的编码和可重用的组件,我们能够迅速开发出丰富多样的界面效果和动画效果。同时,我们利用 QML 强大的集成能力,轻松将 C++ 的底层逻辑和数据模型集成到前端界面中。 在后端方面,我们使用 C++ 编写高性能的算法、数据处理和计算逻辑。C++ 是一种强大的编程语言,能够提供卓越的性能和可扩展性。我们的团队致力于优化代码,减少资
|
机器学习/深度学习 Oracle 关系型数据库
华为团队开发组合贝叶斯优化框架,进行抗体计算机设计
华为团队开发组合贝叶斯优化框架,进行抗体计算机设计
145 0
|
机器学习/深度学习 人工智能 缓存
英伟达用AI设计GPU算术电路,面积比最先进EDA减少25%,速度更快、更加高效
英伟达用AI设计GPU算术电路,面积比最先进EDA减少25%,速度更快、更加高效
240 0
|
传感器 编解码 人工智能
量子技术相关的精简介绍
量子技术相关的精简介绍
90 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
190 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
|
存储 监控 Android开发
嵌入式软件组件经典架构与存储器分类
嵌入式软件组件经典架构与存储器分类
236 0
嵌入式软件组件经典架构与存储器分类