AI 助理
备案控制台
开发者社区 云计算 文章 正文

Verilog语法入门（十）七段数码管

2023-02-10 234
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《 阿里云开发者社区用户服务协议》和 《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写 侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介： Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。

七段数码管

modulesevenseg(input[3:0]data,
output[6:0]segments);    
always@(*)case(data)0: segments=7'b111_11101: segments=7'b111_11102: segments=7'b111_11103: segments=7'b111_11104: segments=7'b111_11105: segments=7'b111_11106: segments=7'b111_11107: segments=7'b111_11108: segments=7'b111_11109: segments=7'b111_1110default: segments=7'b111_1110endcaseendmodule
Nirvana;
目录
相关文章
zdb呀
|
5月前
|
算法 异构计算
FPGA入门（2）：Verilog HDL基础语法
FPGA入门（2）：Verilog HDL基础语法
zdb呀
36 0
蓝色流星1000
|
6月前
|
存储 C语言
【学习笔记】verilog HDL之二：数据类型与表达式
本文介绍了Verilog语言中的常量、变量和表达式。Verilog有四种基本值：0、1、x（未知）和z（高阻）。整型常量有十进制和基数两种格式，实数型常量包括浮点数，字符串常量由双引号括起的字符序列构成。变量分为线网型和寄存器型，线网型包括wire、tri等11种类型，寄存器型有reg、integer、time等，其中reg可声明存储器。表达式中的操作数包括常数、参数、线网等8种类型，操作符包括算术、关系、逻辑等9种类型。
蓝色流星1000
135 0
Hcoco_me
|
7月前
|
存储 人工智能 安全
Verilog基础【二】
Verilog基础【二】
Hcoco_me
216 1
暴风雨中的白杨
|
7月前
|
C++
Verilog 函数和任务
Verilog 函数和任务
暴风雨中的白杨
74 0
暴风雨中的白杨
|
7月前
|
存储 C语言 异构计算
Verilog语法
Verilog语法
暴风雨中的白杨
113 0
6agucrwnzwl4a
|
算法
Verilog学习笔记（下）
Verilog学习笔记
6agucrwnzwl4a
269 1
Verilog学习笔记（下）
timerring
|
算法 异构计算
Verilog HDL函数与任务的使用
⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。
timerring
120 0
Verilog HDL函数与任务的使用
timerring
|
自然语言处理 算法 异构计算
Verilog HDL基本语法规则
本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。
timerring
254 0
Verilog HDL基本语法规则
梦笔生花伟
|
人工智能 BI
Verilog 的连续赋值
连续赋值语句是 Verilog 数据流建模的基本语句，用于对 wire 型变量进行赋值。：
梦笔生花伟
168 0
6agucrwnzwl4a
|
存储 编译器 索引
Verilog学习笔记（中）
Verilog学习笔记
6agucrwnzwl4a
258 0
Verilog学习笔记（中）