AI 助理
备案控制台
开发者社区 云计算 文章 正文

Verilog语法入门（九）异步复位电路

2023-02-10 184
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《 阿里云开发者社区用户服务协议》和 《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写 侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介： Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。

异步复位电路

moduleflopren(inputclk,
inputreset,
inputen,
input[3:0]d,
inputreg[3:0]q);
always@(posedgeclk,posedgereset)if(reset)q <=4'b0;
elseif(en)q <=d;
endmodule// 异步复位 ：在always的敏感变量列表中，包含了posedge clk（clk信号上升沿） // 和posedge reset（reset信号下降沿）// 两个条件，只要有一个条件发生，便会执行always块内的逻辑。复位处理逻辑应具有最高的优先级。
Nirvana;
目录
相关文章
Hcoco_me
|
7月前
|
存储 编译器 索引
Verilog基础【一】
Verilog基础【一】
Hcoco_me
226 0
zdb呀
|
5月前
|
算法 异构计算
FPGA入门（2）：Verilog HDL基础语法
FPGA入门（2）：Verilog HDL基础语法
zdb呀
36 0
Hcoco_me
|
7月前
|
存储 人工智能 安全
Verilog基础【二】
Verilog基础【二】
Hcoco_me
216 1
暴风雨中的白杨
|
7月前
|
存储 C语言 异构计算
Verilog语法
Verilog语法
暴风雨中的白杨
113 0
暴风雨中的白杨
|
7月前
|
C++
Verilog 函数和任务
Verilog 函数和任务
暴风雨中的白杨
74 0
失散多年的哥哥
VHDL编写3-8译码器
VHDL编写3-8译码器
失散多年的哥哥
1454 0
VHDL编写3-8译码器
梦笔生花伟
|
开发工具 芯片 异构计算
Verilog 设计方法
Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。
梦笔生花伟
171 1
6agucrwnzwl4a
|
算法
Verilog学习笔记（下）
Verilog学习笔记
6agucrwnzwl4a
269 1
Verilog学习笔记（下）
timerring
|
自然语言处理 算法 异构计算
Verilog HDL基本语法规则
本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。
timerring
254 0
Verilog HDL基本语法规则
梦笔生花伟
|
人工智能 BI
Verilog 的连续赋值
连续赋值语句是 Verilog 数据流建模的基本语句，用于对 wire 型变量进行赋值。：
梦笔生花伟
168 0