半加器,全加器,串行加法和超前加法器

简介:

逻辑电路简单,容易理解,缺点是位数较多时,计算较慢?所以如何提高计算速度?

练习:以牛客网VL12 4bit超前进位加法器电路为例

`timescale 1ns/1ns
module lca_4(
    input              [   3:0]         A_in                       ,
    input              [   3:0]         B_in                       ,
    input                               C_1                        ,
    output wire                         CO                         ,
    output wire        [   3:0]         S                           
);
wire                   [   3:0]         G_i                        ;
wire                   [   3:0]         P_i                        ;
wire                   [   3:0]         C_i                        ;
assign G_i = A_in & B_in;
assign P_i = A_in ^ B_in;
assign C_i[0] = G_i[0] | P_i[0]&C_1;
assign C_i[1] = G_i[1] | P_i[1]&G_i[0] | P_i[1]&P_i[0]&C_1;
assign C_i[2] = G_i[2] | P_i[2]&G_i[1] | P_i[2]&P_i[1]&G_i[0] | P_i[2]&P_i[1]&P_i[0]&C_1;
assign C_i[3] = G_i[3] | P_i[3]&G_i[2] | P_i[3]&P_i[2]&G_i[1] | P_i[3]&P_i[2]&P_i[1]&(G_i[0] | P_i[0]&C_1);
assign S[0] = P_i[0] ^ C_1;
assign S[1] = P_i[1] ^ C_i[0];
assign S[2] = P_i[2] ^ C_i[1];
assign S[3] = P_i[3] ^ C_i[2];
assign CO = C_i[3];
endmodule
相关文章
|
7月前
|
存储 C语言
用加法器实现补码的加/减运算
用加法器实现补码的加/减运算
165 0
|
7月前
|
搜索推荐 芯片
遥控车模的电机控制器
该项目基于CH32V103单片机和RTT构建了一个无刷电机无感矢量控制器,利用无感矢量控制实现低噪音、高线性和效率的电机运行。硬件包括主控(CH32V103开发板)、驱动(IR2101S驱动芯片)、逆变(三相全桥逆变电路,IRF540N MOS)和采样(差分电路)模块。软件部分涉及TIM和ADC配置、矢量控制及中断处理。项目提供示例代码和附件下载。
|
7月前
补码浮点数运算(设数的阶码为3位,尾数为6位(均不包括符号位)按机械补码浮点运算规则完成下列[x+y]补运算。)
补码浮点数运算(设数的阶码为3位,尾数为6位(均不包括符号位)按机械补码浮点运算规则完成下列[x+y]补运算。)
365 0
加减运算电路的介绍
加减运算电路 引言: 加减运算电路是计算机中常见的一种电路,它能够对数字进行加法和减法运算。本文将介绍加减运算电路的原理、设计和应用。 一、加法运算电路 加法运算电路是实现数字加法的关键部分。它能够将两个二进制数相加,并输出它们的和。 1. 半加器 半加器是加法运算电路的基本单元。它能够对两个二进制位进行加法运算,并输出它们的和与进位。半加器的逻辑电路图如下: (图1:半加器逻辑电路图) 半加器的真值表如下: (表1:半加器真值表) 从真值表可以看出,半加器的和输出位等于两个输入位的异或运算结果,进位输出位等于两个输入位的与运算结果。 2. 全加器 全加器是由两个半加器组成的加
336 0
|
机器学习/深度学习
逻辑电路&代数运算(下)
逻辑电路&代数运算(下)
161 1
逻辑电路&代数运算(下)
逻辑电路&代数运算(上)
逻辑电路&代数运算(上)
160 0
逻辑电路&代数运算(上)
|
人工智能 BI
5.2.2_并行进位加法器
计算机组成原理之并行进位加法器
274 0
5.2.2_并行进位加法器
数字逻辑电路设计实验:加法器
数字逻辑电路设计实验:加法器
115 0
|
算法
FPGA-设计一个定点乘法器(原码一位乘法器)
FPGA-设计一个定点乘法器(原码一位乘法器)
386 0
FPGA-设计一个定点乘法器(原码一位乘法器)