简述半加器电路及其结构

简介: 在二进制数加法的情况下,过程是相同的。这里使用二进制数代替两个十进制数。在二进制中,我们只能得到两个数字1或0。这两个数字可以代表SUM或CARRY或两者。在二进制数字系统中,1 是 最大的数字,我们只在加法等于或大于 1 + 1时产生进位,因此,进位位将传递到下一列进行加法。

计算机使用二进制数01。加法器电路使用这些二进制数并计算加法。可以使用EX -ORAND门制作二进制加法器电路。求和输出提供两个元素,第一个是SUM,第二个是Carry Out

当我们在以 10 为底的数学中使用算术求和过程时,例如将两个数字相加


  • kvmhostodo.png

我们从右到左将每一列相加,如果相加大于或等于 10,我们使用进位。在第一个加法中,6+4 是 10。我们写 0 并将 1 带到下一列。因此,每个值都有一个基于其列位置的加权值。

在二进制数加法的情况下,过程是相同的。这里使用二进制数代替两个十进制数。在二进制中,我们只能得到两个数字10。这两个数字可以代表SUMCARRY两者。在二进制数字系统中,1最大的数字,我们只在加法等于或大于 1 + 1时产生进位,因此,进位位将传递到下一列进行加法。

主要有两种加法器:半加器和全加器。在半加器中,我们可以将 2 位二进制数相加,但我们不能在半加器中将进位位与两个二进制数相加。但是在全加器电路中,我们可以将位与两个二进制数相加。我们还可以通过级联全加器电路来添加多位二进制数。在本教程中,我们将重点介绍半加器电路,在下一个教程中,我们将介绍全加器电路。我们还使用一些 IC 来实际演示半加器电路

kvmhostodo.png

半加器电路:

下面是半加器的框图,它只需要两个输入并提供两个输出。

kvmhostodo.png

让我们看看可能的两位二进制加法,

第1位或数字

第 2位或数字

总和

CARRY OUT

0 0 0 0
1 0 1 0
0 1 1 0
1 1 0 1

第一个数字,我们可以表示为A和第二个数字,我们可以表示为B,加在一起,我们可以看到求和结果和进位位。在前三行0 + 0, 0 + 1 或 1+ 0加法是0 或 1但没有进位位,但在最后一行我们添加1 + 1  并产生一个进位位1结果0

因此,如果我们看加法器电路的操作,我们只需要两个输入,它就会产生两个输出,一个是加法结果,表示为SUM,另一个是CARRY OUT位。

半加器电路的构造:

我们已经看到了上面带有两个输入 A、B 和两个输出的半加器电路的框图 - Sum,Carry Out。我们可以使用两个基本门来制作这个电路

  1. 2 输入异或门或异或门
  2. 2输入与门

2 输入异或门或异或门

Ex-OR 门用于产生SUM位,AND Gate 用于产生相同输入 A 和 B 的进位位。

kvmhostodo.png

这是两个输入异或门的符号。AB是两个二进制输入,SUMOUT是两个数相加后的最终输出。

异或门的真值表是——

输入 A 输入 B 求和
0 0 0
0 1 1
1 0 1
1 1 0

在上表中,我们可以看到异或门的总和输出。当AB中的任何一个为1时,门的输出变为1。在另外两种输入均为01的情况下,异或门产生0输出。

2 输入与门:

X-OR 门只提供和,无法提供 1 + 1 的进位位,我们需要另一个门来进行进位。AND门非常适合此应用程序。

kvmhostodo.png

这是两个输入门的基本电路。与异或门一样,它有两个输入。如果我们在输入中提供AB位,它将产生一个输出。

输出取决于与门真值表-

输入 A

输入 B

进位输出

0

0

0

0

1

0

1

0

0

1

1

1

上面显示了与门的真值表,它只在两个输入都为1时才产生输出,否则如果两个输入都为0或任何一个输入为1,它就不会提供输出。

半加器逻辑电路:

因此,可以通过组合这两个门并在两个门中提供相同的输入来制作半加器逻辑电路。

kvmhostodo.png

这是半加器电路的结构,我们可以看到两个门组合在一起,两个门都提供相同的输入 A 和 B,我们在异或门上得到SUM 输出,在与门上得到进位位

半加器电路的布尔表达式是-

SUM = A XOR B (A+B)

进位 = A AND B (AB)

半加器电路的真值表如下-

输入 A

输入 B

和(异或)

携带(出)

0

0

0

0

1

0

1

0

0

1

1

0

1

1

0

1

半加器电路的实际演示:

我们可以在面包板上制作真实的电路以清楚地理解它。为此,我们使用了74系列74LS86和74LS08 中的两个广泛使用的XORAND芯片

两者都是门IC。74LS86 芯片内部有四个 XOR 门,74LS08 内部有四个 AND 门。这两个 IC 广泛可用,我们将使用这两个来制作半加器电路。

kvmhostodo.png

下面是这两款 IC 的引脚图:

kvmhostodo.png

使用这两个IC作为半加器电路的电路图-

kvmhostodo.png

我们在面包板上构建了电路并观察了输出。

kvmhostodo.png

在上面的电路图中,使用了 74LS86 的XOR 门之一,还使用了 74LS08 的AND门之一74LS86 的引脚 1 和 2 是门的输入,引脚 3 是门的输出,另一方面,74LS08 的引脚 1 和 2 是与门的输入,引脚 3 是门的输出。两个 IC 的第 7 引脚连接到 GND,两个 IC 的第 14引脚连接到 VCC。在我们的例子中,VCC5v。我们添加了两个LED来识别输出。当输出为1时,LED 将发光。

我们在电路中添加了DIP 开关以提供栅极输入,对于位1,我们提供5V作为输入,对于0,我们通过 4.7k 电阻器提供GND 。4.7k 电阻用于在开关处于关闭状态时提供0输入。


总结:半加器电路用于计算机中的位加法和逻辑输出相关操作。此外,它的一个主要缺点是我们无法在具有 A 和 B 输入的电路中提供进位位。由于这个限制,构建了全加器电路。


本文由IC先生www.mrchip.cn编辑整理,请勿转载。图片来源网络,侵权删。

相关文章
|
vr&ar 芯片
三级管集电极开路电路工作原理详细分析
三级管集电极开路电路工作原理详细分析
124 0
第二章:单片机硬件结构
第二章:单片机硬件结构
102 0
第一章MCS-51单片机结构,单片机原理、接口及应用
第一章MCS-51单片机结构,单片机原理、接口及应用
562 0
第一章MCS-51单片机结构,单片机原理、接口及应用
|
芯片 SoC
FinFET工作原理、结构和应用特性介绍
FinFET的全称是Fin Field-Effect Transistor。它是一种新型互补金属氧化物半导体晶体管。FinFET 的名称是基于晶体管和鳍片形状的相似性。
12048 0
FinFET工作原理、结构和应用特性介绍
|
存储 缓存 5G
时域结构 | 带你读《5G 空口设计与实践进阶 》之十七
在时域,NR 支持基于符号灵活定义的帧结构,以满足各种时延需求。
时域结构 | 带你读《5G 空口设计与实践进阶 》之十七
|
7月前
|
存储 监控 芯片
单片机的扩展结构
单片机的扩展结构
188 2
|
传感器 机器人
舵机内部结及工作原理浅析
舵机内部结及工作原理浅析
194 2
第五章:单片机控制
第五章:单片机控制
77 0
|
移动开发 算法 异构计算
m基于FPGA的半带滤波器verilog设计,对比普通结构以及乘法器复用结构
m基于FPGA的半带滤波器verilog设计,对比普通结构以及乘法器复用结构
298 0
m基于FPGA的半带滤波器verilog设计,对比普通结构以及乘法器复用结构
|
存储 传感器 物联网
【数字逻辑 | 组合电路基础】电路基础知识
【数字逻辑 | 组合电路基础】电路基础知识
【数字逻辑 | 组合电路基础】电路基础知识